帳號:
密碼:
CTIMES/SmartAuto / 產品 /   
Cadence新一代矽前硬體除錯平台與軟體驗證系統 提升1.5倍效能
 

【CTIMES/SmartAuto 報導】   2021年04月06日 星期二

瀏覽人次:【427】
  

電子設計大廠益華電腦(Cadence Design Systems, Inc.)發表新一代Cadence Palladium Z2硬體驗證模擬平台與原型驗證系統Protium X2,以應對爆炸性增長的系統設計複雜性和上市時間的壓力。

Cadence新的dynamic duo與前一代的Palladium Z1和Protium X1系統組合相比,可提升2倍的容量和1.5倍的效能。
Cadence新的dynamic duo與前一代的Palladium Z1和Protium X1系統組合相比,可提升2倍的容量和1.5倍的效能。

新產品利基於Cadence先進的Palladium Z1硬體模擬和Protium X1原型開發平台為基礎,可為業界目前最大的數十億邏輯閘系統單晶片提供最高生產量的矽前硬體除錯和軟體驗證。Cadence將兩產品統稱為「動力雙重奏(dynamic duo)」系統,其兩者編譯器和外部硬體介面緊密整合,且硬體驗證模擬處理器和Xilinx UltraScale + VU19P FPGA皆提供了比其前一代產品高達2倍的容量和1.5倍的效能增進,讓Cadence客戶可以在更大的晶片上以更少的時間獲得更多的驗證週期。

此外,該系統提供了突破性的模塊化編譯技術,可分別讓Palladium Z2在10小時內與Protium X2在24小時內完成100億個邏輯閘編譯任務。

NVIDIA硬體工程資深總監Narendra Konda表示:「我們面臨日益緊迫的上市時間壓力,但高階圖形和超大規模設計的複雜性卻隨著每一代產品而增加。而藉由使用Cadence Palladium Z2和Protium X2系統中的通用前端流程,我們能在功能驗證(verification)、確認(validation)和矽前軟體啟動之間優化工作量分配。我們可在計劃時間內全面驗證我們最複雜的GPU和SoC設計,並且能夠提升兩倍的邏輯閘容量、增加50%的生產量,並獲得更快的模塊化編譯周轉時間。」

Palladium Z2與Protium X2 dynamic duo系統可協助研發人員應對當今最先進的應用,包括行動、消費和超大規模運算等所面臨的設計挑戰,藉由其無縫整合的流程、統一的除錯、通用的虛擬和實體介面,及跨系統的測試平台內容,該系統提供了從硬體驗證到原型開發的快速設計轉移和測試。

AMD方法學架構師企業資深院士Alex Starr表示:「AMD的成功要素是加快產品開發流程並優化向左移轉(shift-left)策略。有了Cadence Palladium Z2和Protium X2系統,我們可以提高性能。在保持驗證和原型設計之間的功能一致性的同時,提高了矽前工作負載的生產量。能夠在短時間內進行Palladium Z2硬體模擬驗證和Protium X2原型開發平台之間的設計除錯和轉換的能力,使我們有機會針對最具挑戰性的SoC設計優化提早部署。使用具有業界領先的第三代AMD EPYC處理器以及Palladium Z2和Protium X2系統,客戶將能夠將業界領先的效能運算帶入Palladium和Protium生態系統。」

Cadence資深副總裁暨系統與驗證部門總經理Paul Cunningham表示:「先進SoC設計的矽前驗證需要具有數十億邏輯閘量的解決方案,該解決方案必須提供最高的效能和快速的可預測除錯調適。全新dynamic duo緊密整合的系統滿足了這些要求,Palladium Z2可快速進行可預測的硬體除錯,Protium X2原型可優化數十億邏輯閘的軟體效能驗證。我們對客戶濃厚的需求感到欣慰,並期待與客戶通力合作運用新系統在其設計中實現最高的驗證生產力。」

Arm設計服務資深總監Tran Nguyen表示:「一流的硬體驗證模擬是我們成功的關鍵,Arm將硬體模擬與驗證廣泛地運用於Arm-based的伺服器上,以實現最高的驗證生產力。Arm採用新的Cadence Palladium Z2系統在最新的專案上,我們看到了50%的效能提升以及2倍的邏輯閘容量增加,提供給我們更強大的驗證能力來驗證下一個世代的產品。」

Xilinx核心垂直市場資深總監Hanneke Krekels提到:「Xilinx和Cadence緊密合作,以確保Cadence軟體前端與Xilinx Vivado Design Suite後端無縫協作,從而實現最佳效能和容量優勢。Protium X2的原型開發平台使用了Xilinx Virtex UltraScale + VU19P FPGA為數十億邏輯閘設計提供數MHz的效能。緊密整合的Cadence和Xilinx前後流程使軟體開發人員可以在開發流程中儘早使用平台,並專注於設計驗證和軟體開發,而不是原型開發。」

Cadence驗證全流程,包含Palladium Z2硬體模擬、Protium X2原型、XceliumLogic模擬、JasperGold形式驗證平台和Cadence智慧驗證應用套件等,可提供最大驗證生產力。全新的Palladium Z2和Protium X2 dynamic duo系統為Cadence驗證套件的一部份,並支持公司的智慧系統策略,從而實現系統晶片設計的卓越性。

Palladium Z2和Protium X2系統目前已經在一些客戶中獲得成功使用,並將在2021年第二季上市。

關鍵字: 模擬  驗證  益華電腦(Cadence
相關產品
擴大支援高階AI影像應用 Cadence新DSP IP鎖定手機與車用裝置
是德推出新通道模擬功能 加速部署5G非地面網路
AWS啟用Amazon EC2 X2gd執行個體 Arm與EDA大廠開始使用
Cadence推出Sigrity 2017 快速實現PCB電源完整性簽核
Cadence率先提供藍牙Bluetooth 5驗證IP
相關討論
  相關新品
Arduino Motor Shield
原廠/品牌:RS
供應商:RS
產品類別:PC Board
mbed
原廠/品牌:RS
供應商:RS
產品類別:PC Board
Arduino
原廠/品牌:RS
供應商:RS
產品類別:PC Board
  相關新聞
» 法國布依格建築集團與達梭合作 加速建築產業數位轉型
» 友達攜手臺大成立研發中心 佈局次世代顯示關鍵技術
» 慧榮首季營收創歷史新高 全年成長上看55%
» COMPUTEX線上展 AMD執行長蘇姿丰暢談HPC生態系發展
» 波士頓半導體Zeus重力測試分類機完成評估 獲測試封裝大廠選用
  相關文章
» 打造生態系 小晶片捲起半導體產業一池春水
» 電動車時代已揭開序幕:五項成功必備要素
» 封裝與晶粒介面技術雙管齊下 小晶片發展加速
» 小晶片Chiplet夯什麼?
» DC充電站:ST在功率與控制層面所遇到之挑戰
  相關資源
» Power Management Solutions for Altera FPGAs

AD

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2021 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw