账号:
密码:
CTIMES/SmartAuto / 產品 /   
Cadence新一代矽前硬体除错平台与软体验证系统 提升1.5倍设计效能
 

【CTIMES/SmartAuto 报导】   2021年04月06日 星期二

浏览人次:【509】
  

电子设计大厂益华电脑(Cadence Design Systems, Inc.)发表新一代Cadence Palladium Z2硬体验证模拟平台与原型验证系统Protium X2,以应对爆炸性增长的系统设计复杂性和上市时间的压力。

Cadence新的dynamic duo与前一代的Palladium Z1和Protium X1系统组合相比,可提升2倍的容量和1.5倍的效能。
Cadence新的dynamic duo与前一代的Palladium Z1和Protium X1系统组合相比,可提升2倍的容量和1.5倍的效能。

新产品利基於Cadence先进的Palladium Z1硬体模拟和Protium X1原型开发平台为基础,可为业界目前最大的数十亿逻辑闸系统单晶片提供最高生产量的矽前硬体除错和软体验证。Cadence将两产品统称为「动力双重奏(dynamic duo)」系统,其两者编译器和外部硬体介面紧密整合,且硬体验证模拟处理器和Xilinx UltraScale + VU19P FPGA皆提供了比其前一代产品高达2倍的容量和1.5倍的效能增进,让Cadence客户可以在更大的晶片上以更少的时间获得更多的验证周期。

此外,该系统提供了突破性的模块化编译技术,可分别让Palladium Z2在10小时内与Protium X2在24小时内完成100亿个逻辑闸编译任务。

NVIDIA硬体工程资深总监Narendra Konda表示:「我们面临日益紧迫的上市时间压力,但高阶图形和超大规模设计的复杂性却随着每一代产品而增加。而藉由使用Cadence Palladium Z2和Protium X2系统中的通用前端流程,我们能在功能验证(verification)、确认(validation)和矽前软体启动之间优化工作量分配。我们可在计划时间内全面验证我们最复杂的GPU和SoC设计,并且能够提升两倍的逻辑闸容量、增加50%的生产量,并获得更快的模块化编译周转时间。」

Palladium Z2与Protium X2 dynamic duo系统可协助研发人员应对当今最先进的应用,包括行动、消费和超大规模运算等所面临的设计挑战,藉由其无缝整合的流程、统一的除错、通用的虚拟和实体介面,及跨系统的测试平台内容,该系统提供了从硬体验证到原型开发的快速设计转移和测试。

AMD方法学架构师企业资深院士Alex Starr表示:「AMD的成功要素是加快产品开发流程并优化向左移转(shift-left)策略。有了Cadence Palladium Z2和Protium X2系统,我们可以提高性能。在保持验证和原型设计之间的功能一致性的同时,提高了矽前工作负载的生产量。能够在短时间内进行Palladium Z2硬体模拟验证和Protium X2原型开发平台之间的设计除错和转换的能力,使我们有机会针对最具挑战性的SoC设计优化提早部署。使用具有业界领先的第三代AMD EPYC处理器以及Palladium Z2和Protium X2系统,客户将能够将业界领先的效能运算带入Palladium和Protium生态系统。」

Cadence资深??总裁暨系统与验证部门总经理Paul Cunningham表示:「先进SoC设计的矽前验证需要具有数十亿逻辑闸量的解决方案,该解决方案必须提供最高的效能和快速的可预测除错调适。全新dynamic duo紧密整合的系统满足了这些要求,Palladium Z2可快速进行可预测的硬体除错,Protium X2原型可优化数十亿逻辑闸的软体效能验证。我们对客户浓厚的需求感到欣慰,并期待与客户通力合作运用新系统在其设计中实现最高的验证生产力。」

Arm设计服务资深总监Tran Nguyen表示:「一流的硬体验证模拟是我们成功的关键,Arm将硬体模拟与验证广泛地运用於Arm-based的伺服器上,以实现最高的验证生产力。Arm采用新的Cadence Palladium Z2系统在最新的专案上,我们看到了50%的效能提升以及2倍的逻辑闸容量增加,提供给我们更强大的验证能力来验证下一个世代的产品。」

Xilinx核心垂直市场资深总监Hanneke Krekels提到:「Xilinx和Cadence紧密合作,以确保Cadence软体前端与Xilinx Vivado Design Suite後端无缝协作,从而实现最隹效能和容量优势。Protium X2的原型开发平台使用了Xilinx Virtex UltraScale + VU19P FPGA为数十亿逻辑闸设计提供数MHz的效能。紧密整合的Cadence和Xilinx前後流程使软体开发人员可以在开发流程中尽早使用平台,并专注於设计验证和软体开发,而不是原型开发。」

Cadence验证全流程,包含Palladium Z2硬体模拟、Protium X2原型、XceliumLogic模拟、JasperGold形式验证平台和Cadence智慧验证应用套件等,可提供最大验证生产力。全新的Palladium Z2和Protium X2 dynamic duo系统为Cadence验证套件的一部份,并支持公司的智慧系统策略,从而实现系统晶片设计的卓越性。

Palladium Z2和Protium X2系统目前已经在一些客户中获得成功使用,并将在2021年第二季上市。

關鍵字: 仿真  验证  益华计算机 
相关产品
Cadence扩大支援高阶AI影像应用 新款DSP IP锁定手机与车用装置
是德推出新通道模拟功能 加速部署5G非地面网路
AWS启用Amazon EC2 X2gd执行个体 Arm与EDA大厂开始使用
Cadence推出Sigrity 2017 快速实现PCB电源完整性签核
Cadence率先提供蓝牙Bluetooth 5验证IP
相关讨论
  相关新品
Arduino Motor Shield
原厂/品牌:RS
供应商:RS
產品類別:
mbed
原厂/品牌:RS
供应商:RS
產品類別:
Arduino
原厂/品牌:RS
供应商:RS
產品類別:
  相关新闻
» 安立知:220 GHz向量网路分析仪让高频晶圆测试一步到位
» TrendForce:解封有?? iPhone今年生产总量上看2.23亿支
» 结合台达储能技术 友达推出高效能太阳能电厂整合式方案
» 意法半导体携手米兰理工大学 建立先进感测器研发中心
» Illumina提供免费COVID-19定序分析服务 响应国研院科技抗疫
  相关文章
» 碳化矽基板及磊晶成长领域 环球晶布局掌握关键技术
» 突破行动OLED显示器量产瓶颈
» 产业计画测试新5G行动技术Six Nines功能
» 运用单对乙太网路於影片监视设施应用
» 汽车动力总成的功能与网路安全三大考量
  相关资源
» Power Management Solutions for Altera FPGAs

AD

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2021 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw