帳號:
密碼:
CTIMES/SmartAuto / 新聞 /
16nm/14nm FinFET:開闢電子技術新疆界
 

【CTIMES/SmartAuto 編輯部 報導】   2013年03月27日 星期三

瀏覽人次:【8302】
  

FinFET技術是電子業界的新一代先進技術,是一種新型的多重閘極3D電晶體,提供更顯著的功耗和效能優勢,遠勝過傳統平面型電晶體。Intel已經在22nm上使用了稱為「三閘極(tri-gate)」的FinFET技術,同時許多晶圓廠也正在準備16奈米或14奈米的FinFET製程。雖然這項技術具有巨大的優勢,但也帶來了一些新的設計挑戰,需要整個半導體設計生態系統的廣泛研發和深層協作,才能夠成功。

Cadence晶片實現事業群資深副總裁徐季平(Chi-Ping Hsu)
Cadence晶片實現事業群資深副總裁徐季平(Chi-Ping Hsu)

FinFET就是場效應電晶體(FET),名字的由來是因為電晶體的閘極環繞包裹著電晶體的高架通道,或稱為「鰭」。與平面電晶體相比,這種方法能夠更妥善地控制電流,並同時降低漏電和動態功耗。與28奈米製程相比,16奈米/14奈米 FinFET製程可以提高40-50%效能,或減少50%功耗。有些晶圓廠會直接在16奈米/14奈米上採用FinFET技術,有些晶圓廠為了更容易轉移到FinFET技術,會讓高層金屬維持在20nm。

那麼20奈米的平面型電晶體還有市場價值嗎?這是一個好問題,在2013年初,20nm的平面型電晶體製程將會全面投入生產,而16奈米/14奈米 FinFET量產還需要一到兩年時間。還有許多關於FinFET成本和良率的未知變數。但是隨著時間的推移,尤其是伴隨著新一代行動消費電子設備的發展,我們有理由更加期待FinFET技術。

FinFET設計挑戰

和其他新技術一樣,FinFET也引起了一些設計挑戰,對客製/類比設計人員而言尤其顯著。其中之一稱為「寬度量化」,因為FinFET元件最好是作為常規結構放置在一個網格上。標準單元設計人員可以更改平面電晶體的寬度,但是不能改變鰭的高度或寬度,所以提高驅動器強度的最佳做法就是增加鰭的數量。增加個數必須為整數 - 你不能添加四分之三的鰭。

另一個挑戰來自3D技術本身,因為3D意味著必須萃取和建模更多的電阻(R)和電容(C)寄生。設計人員不能再只是為電晶體的長度和寬度建模,電晶體內的Rs和Cs,包括本地互連,鰭和閘極,對於預測電晶體的行為都是至關重要的。還有一個問題是層電阻。

20奈米製程在第一層金屬(M1)下增加了一個局部互連層,其電阻分佈是不均勻的,並且取決於通道所放置的位置。另外,上金屬層和下金屬層的電阻率差異可能會達到百倍以上。

還有一些挑戰不是來自於FinFET本身,而是來自16nm及14nm上更小的幾何尺寸。一個是雙重曝光(double patterning),這是20nm及以下製程繼續沿用既有的193nm曝光設備,而必須採用的技術。需要額外的光罩,搭配標色分解的製程,在不同的光罩上實現佈局特性。佈局依賴效應(LDE)的發生是因為佈局物件放置在靠近其他單元或裝置時,會影響其時序和功耗。而且隨著幾何尺寸的縮小,電遷移(Electromigration)變得更顯著。

EDA的重要角色

如前所述,上述問題主要影響客製/類比設計。如果數位設計人員能夠利用自動化,具備FinFET意識的工具和支援FinFET的單元庫,將可發現,單元具備更好的功耗和效能。但是,數位設計人員也會發現新的和更複雜的設計規則、雙重曝光著色的要求和更嚴格的單元和腳位限制。最後,有些SoC設計人員還會被要求來設計和驗證數百萬閘道的晶片。設計人員必須在更高的抽象層次上工作,並且大量重複利用晶片IP。

EDA業界在研發上花費了大量的錢,以解決先進製程上的設計挑戰 - 事實上,我們預期,EDA業界在20奈米、16奈米和14奈米的總研發費用可能高達12億美元到16億美金。從FinFET觀點而言,例如,萃取工具必須強化,以便處理Rs和Cs,更妥善地預測電晶體效能。這些Rs和Cs不能等待晶片成型後分析 – 必須在設計週期儘早進行,所以電路設計人員和佈局設計人員必須改變作法密切協作。

每項實體設計工具都必須能夠處理幾百條為了16nm/14nm FinFET技術而新生的設計規則。包括佈局、繞線、最佳化、萃取和實體驗證。也必須利用這些工具進行單元庫的最佳化。所以一個完善整合的先進製程解決方案將使客製/類比和數位設計變得更容易。

EDA供應商也是垂直協作當中不可或缺的一環,包括晶圓代工廠和IP供應商。來自EDA和IP開發人員的回饋會影響製程發展,然後反過來要求新的工具和IP。例如,2012年,Cadence、ARM和IBM間三方合作產生了第一個14nm FinFET測試晶片。

16nm/14nm FinFET技術將是一個Niche技術,或者成為IC設計的主流?歷史證明,每當創新出現,人們就會勾勒如何加以利用以實現新的、而且往往是意想不到的價值。FinFET技術將開啟電腦、通信和所有類型消費電子產品的大躍進時代。這就是為什麼Cadence公司堅信FinFET技術將為電子業界開創全新紀元,這也是為什麼我們致力於為整個業界推動這項技術。

(本文為Cadence晶片實現事業群資深副總裁徐季平接受Electronicdesign訪談譯文,經Cadence授權刊載,原文連結

關鍵字: FinFET  16奈米  14奈米  益華電腦(Cadence
相關新聞
Cadence推出Allegro X設計平台 整合電路佈局與模擬分析
Cadence推出新一代電路模擬器FastSPICE 效能高達3倍
創意電子部署Cadence Clarity 3D求解器 加速系統分析快達5倍
Cadence發布新一代Sigrity X 打造10倍快系統分析
Cadence數位流程優化3nm設計 獲頒台積電OIP客戶首選獎
comments powered by Disqus
相關討論
  相關新品
OMAP 4處理器
原廠/品牌:TI
供應商:TI
產品類別:CPU/MPU
Lattice MachXO Control Development Kit
原廠/品牌:Lattice
供應商:Lattice
產品類別:FPGA
Lattice ECP3 PCI Express
原廠/品牌:Lattice
供應商:Lattice
產品類別:FPGA
  相關產品
» Arm全面運算解決方案 為廣泛消費終端帶來效能與效率
» 擴大支援高階AI影像應用 Cadence新DSP IP鎖定手機與車用裝置
» Cadence新一代矽前硬體除錯平台與軟體驗證系統 提升1.5倍效能
» AWS啟用Amazon EC2 X2gd執行個體 Arm與EDA大廠開始使用
» Maxim Integrated:智能邊緣可有效提高工廠生產力
  相關文章
» 電動車時代已揭開序幕:五項成功必備要素
» 晶片產能大塞車 半導體供應鏈能否有新局?
» 搶挖美國人才 中國期望在EDA產業彎道超車
» 台灣半導體業者全力備戰未來的人才爭奪戰
» 台灣IC設計擴大徵才 少量多樣成為新常態

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2021 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw