帳號:
密碼:
CTIMES / 益華電腦
科技
典故
電腦病毒怎麼來的?

電腦病毒最早的概念可追溯回1959年一種叫做 「磁蕊大戰」(core war)的電子遊戲,這種遊戲的意義在於,程式是可以自我大量複製的,並可與其他程式對抗進行破壞,造成電腦軟、硬體的損毀。而後在1987年,C-Brain程式會吃盜拷者的硬碟空間,C-Brain的惡性變種就成為吃硬碟的病毒。
Cadence:透過內外兼具的EDA佈局 加速設計流程 (2020.05.26)
一般來說,AI對於EDA工具的影響,多半需要考量兩個部分。EDA工具通常面臨著解決許多難以解決的挑戰,這些挑戰需要利用更先進的方法來加以管理。例如,在佈局和設計路線流程的早期,就先評估大型數位化設計的線路擁擠或可能的錯誤
Cadence發表iSpatial技術與新數位流程 提升晶片PPA目標 (2020.04.23)
為因應更趨複雜的晶片設計與先進製程需求,電子設計自動化(EDA)方案供應商益華電腦(Cadence Design Systems)宣布,推出全新的數位全流程,結合新推出的iSpatial技術與機器學習(ML)功能,能大幅縮短整體晶片開發的時間,同時更進一步提升晶片本身的PPA(效能、電耗、面積)結果
Cadence優化數位全流程 提供達3倍的生產力並提升結果品質 (2020.03.18)
益華電腦(Cadence Design Systems)宣布,推出全新的數位全流程,該流程經數百個先進製程設計定案所驗證,可進一步優化包括汽車、行動、網路、高效能運算及人工智慧(AI)等各種應用領域的功耗、效能及面積(PPA)結果.該流程具有包括統一佈局、物理優化引擎以及機器學習(ML)能力等多種業界領先的特色
Cadence與博通擴大5nm及7nm設計合作 (2020.01.16)
全球電子設計創新廠商益華電腦(Cadence Design Systems, Inc.)宣布,與博通(Broadcom)將針對下一代網通、寬頻、企業儲存、無線及工業應用,擴大其與博通公司的合作。Cadence與博通將以成功的7nm設計為基礎,擴大合作範圍,進一步採用Cadence數位設計實現解決方案進行5nm設計
創意電子採用Cadence數位設計實現與簽核流程 完成AI及HPC應用的先進製程設計 (2019.12.10)
益華電腦(Cadence Design Systems, Inc.)宣布,創意電子(GUC)已成功部署了Cadence數位設計實現平台與簽核流程,並完成人工智慧(AI)及高效能運算(HPC)應用的先進製程(16、12及7奈米)設計
Cadence提出熱電偕同模擬系統分析 面對3D IC挑戰 (2019.11.07)
實現3D IC是未來電子設計的重要目標,2.5D是過渡性技術,但最終是希望達成電晶體堆疊和晶片的高度整合。要實現這項目標,更精準且更全面的模擬系統至關重要,而Cadence看準了此市場需求
EDA跨入雲端環境新時代 (2019.09.11)
全球主要EDA供應業者,已經開始將一部分的IC設計工具,透過提供雲端設計或驗證的功能。並且未來可能針對各種不同領域或產業、製品技術等,都能夠透過雲端來完成所需要的
AI與雲端平台正在改變EDA設計流程 (2019.08.13)
EDA大廠益華電腦(Cadence)今日在新竹舉行年度使用者大會CDN LIVE 2019,包含台積電、聯電、三星、羅德方格、聯發科、聯詠、立錡、智原、創意電子等一線的半導體業者皆與會,分享最新的半導體設計技術與應用趨勢
Cadence與國研院晶片中心合作 加速AI晶片設計與驗證 (2018.03.22)
為提升台灣人工智慧(AI)研發能量並加速產業開枝散葉,全球電子設計創新廠商益華電腦(Cadence Design Systems, Inc.)與國家實驗研究院晶片系統設計中心(CIC)共同宣佈將強化合作關係,透過提供設計驗證加速模擬平台,以及共同建置的SoC設計及驗證環境,協助學界將研發成果與產業效益連結
海思採用Cadence Tensilica Vision P6 DSP為華為手機處理器 (2017.11.22)
益華電腦(Cadence Design Systems, Inc.)宣佈全球無晶圓廠半導體及IC設計公司海思半導體採用Cadence Tensilica Vision P6 DSP,於其華為最新Mate 10系列手機的10奈米Kirin 970行動應用處理器
Cadence獲得台積公司7nm製程技術認證 (2017.04.06)
Cadence已就採用7nm製程節點的旗艦DDR4 PHY成功下線,並持續為台積公司7nm製程開發完整設計IP組合 益華電腦(Cadence)宣佈與台積公司(TSMC)取得多項合作成果,進一步強化針對行動應用與高效能運算(HPC)平台上7nm FinFET設計創新
優化TSMC InFO封裝技術 Cadence推出全面整合設計流程 (2017.03.31)
為提供行動通訊及物聯網(IoT)應用的設計及分析能力和跨晶粒(Cross-die)互動建模,全球電子設計廠商益華電腦(Cadence)宣佈針對台積公司先進晶圓級整合式扇出(InFO)封裝技術推出更優化的全面整合設計流程
Cadence推出Sigrity 2017 快速實現PCB電源完整性簽核 (2017.02.10)
全球電子設計創新廠商益華電腦(Cadence)推出Sigrity 2017技術產品組合,導入多項有助於加速PCB電源及訊號完整性簽核的重要功能。新版Cadence Sigrity產品組合的功能包括Allegro PowerTree拓樸檢視及編輯器,幫助設計人員在設計週期中儘早快速評估供電決定
Cadence推出Sigrity 2017 快速實現PCB電源完整性簽核 (2017.02.10)
全球電子設計創新廠商益華電腦(Cadence)推出Sigrity 2017技術產品組合,導入多項有助於加速PCB電源及訊號完整性簽核的重要功能。新版Cadence Sigrity產品組合的功能包括Allegro PowerTree拓樸檢視及編輯器,幫助設計人員在設計週期中儘早快速評估供電決定
Cadence榮登2016年大中華區三十大最佳職場之列 (2017.01.20)
全球電子設計創新廠商益華電腦(Cadence)宣布該公司榮膺最佳職場研究所(Great Place to Work Institute)評選為大中華區三十大最佳職場之一。Cadence從超過130家來自大中華區的參與評選企業中脫穎而出,並且連續第二年獲得「大中華區最佳職場」榮銜
Cadence榮登2016年大中華區三十大最佳職場之列 (2017.01.20)
全球電子設計創新廠商益華電腦(Cadence)宣布該公司榮膺最佳職場研究所(Great Place to Work Institute)評選為大中華區三十大最佳職場之一。Cadence從超過130家來自大中華區的參與評選企業中脫穎而出,並且連續第二年獲得「大中華區最佳職場」榮銜
Cadence率先提供藍牙Bluetooth 5驗證IP (2017.01.12)
益華電腦(Cadence)為Bluetooth 5提供Cadence驗證IP (VIP),這是為最新版藍牙技術所提供的VIP。Bluetooth 5以提升八倍的資料傳送能力、四倍長的範圍和加倍的低功耗裝置連線速度,提供無縫的短距行動連接
『後摩爾時代 翻轉智能新未來』技術論壇會後報導 (2016.11.17)
『後摩爾時代 翻轉智能新未來---半導體智能前瞻技術論壇』邀請在科技業舉足輕重的指標性大廠,來分析技術趨勢,同時對智能化的發展提出建言。
Cadence加速ARM Cortex-M23及M33處理器的設計實現與簽核 (2016.10.26)
商益華電腦(Cadence)推出專為ARM Cortex-M23及Cortex-M33處理器打造的Cadence快速採用套件(RAK),協助業界開發安全的物聯網(IoT)應用。Cadence RAK包含完整的數位實施與簽核流程,設計人員可據此以快速有效的方式創建低功耗Cortex-M23及Cortex-M33 裝置,縮短產品上市時間
CDNLIVE 2016會後報導 (2016.09.20)
盛夏八月,一年一度的CDNLIVE假新竹的國賓大飯店盛大舉行,今年的與會人數逼近800大關,再次打破了歷年的記錄。

  十大熱門新聞
1 AI與雲端平台正在改變EDA設計流程
2 創意電子採用Cadence數位設計實現與簽核流程 完成AI及HPC應用的先進製程設計
3 Cadence提出熱電偕同模擬系統分析 面對3D IC挑戰
4 Cadence優化數位全流程 提供達3倍的生產力並提升結果品質
5 Cadence與博通擴大5nm及7nm設計合作
6 Cadence:透過內外兼具的EDA佈局 加速設計流程
7 Cadence發表iSpatial技術與新數位流程 提升晶片PPA目標

AD

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw