帳號:
密碼:
CTIMES / 台積電
科技
典故
叫醒硬體準備工作的BIOS

硬體組裝在一起,只是一堆相互無法聯繫的零件,零件要能相互聯絡、溝通與協調,才能構成整體的「系統」的基礎,而BIOS便扮演這樣的角色。
創意電子 16nm TCAM 編譯器成功完成設計定案 (2017.11.16)
創意電子公司 (Global Unichip Corp., GUC),為了服務高速網路應用ASIC晶片客戶,已成功在台積電(TSMC)的16FFC製程技術完成最新高速 TCAM 編譯器之設計定案。公司也表示,預計在 2018年3 月在 TSMC 的 7 奈米製程完成設計定案
台積電:第二章 (2017.11.16)
創辦人張忠謀終於決定正式放下他的擔子,並把棒子交給繼任者,劉德音與魏哲家。
ANSYS獲頒三項台積電年度夥伴獎 (2017.11.08)
台積電 (TSMC)與ANSYS提供電源和可靠度分析解決方案,協助客戶成功開發新一代行動、高效能運算和車用應用。台積電於今年的開放創新平台(Open Innovation Platform; OIP)生態系統論壇上頒發三項獎項給ANSYS,展現對ANSYS全方位解決方案的肯定
Navitas與台積電及Amkor連結成製造合作夥伴 (2017.10.18)
氮化鎵 (GaN)功率IC供應商納微(Navitas)半導體宣佈與台積電和艾克爾(Amkor)結成主要製造合作夥伴,以支援客戶在2018年及未來的龐大需求。GaN 功率IC平台自從去年推出以來,市場反應一直十分良好
一次值得效法的接班與傳承 (2017.10.10)
2014年1月16日,台積電的第四季法人說明會,張忠謀首次領著兩位共同執行長劉德音與魏哲家一同出席。那時張忠謀早已年過80,兩位執行長也已邁入耳順之年,但大家臉上卻仍顯露著不安與一絲嚴肅,因為這是台積電宣布接班之後,兩位共同執行長首次面對媒體,面對股東
晶圓代工之爭方興未艾 (2017.10.05)
純晶圓代工市場將在未來五年持續蓬勃發展,預估在2016~2021年間的年均複合增長率為7.6%;而如此龐大的市場大餅,勢必也會引來各家晶圓代工廠的搶食。
張忠謀宣佈明年6月退休;台積電將進入雙首長時代 (2017.10.02)
台灣積體電路製造股份有限公司(台積電)張忠謀董事長,今天宣佈將自2018年6月退休,且將不續任董事,且不參與任何管理職務。同時,台積電也宣布,張忠謀退休後,台積電將採雙首長平行領導制度,由共同執行長劉德音擔任董事長,另一位共同執行長魏哲家將擔任總裁,由兩位共同管理
Mentor擴展台積電InFO與CoWoS設計流程解決方案協助推動IC創新 (2017.09.21)
Siemens業務部門Mentor宣佈,已為其Calibre nmPlatform、Analog FastSPICE (AFS) 平台、Xpedition Package Integrator和Xpedition Package Designer工具進行了多項功能增強,以支援台積電的創新InFO(整合扇出型)先進封裝與 CoWoS (chip-on-wafer-on-substrate)封裝技術
新思科技成功完成台積電7奈米FinFET製程IP組合投片 (2017.09.19)
新思科技今日宣布針對台積電7奈米製程技術,已成功完成DesignWare 基礎及介面PHY IP組合的投片。與16FF+製程相比,台積電7奈米製程能讓設計人員降低功耗達60%或提升35%的效能
FOWLP與FOPLP備受矚目 (2017.08.10)
FOWLP會為整個半導體產業帶來如此大的衝擊性,莫過於一次就扭轉了未來在封裝產業上的結構,在在影響了整個封裝產業的製程、設備與相關的材料。
優化TSMC InFO封裝技術 Cadence推出全面整合設計流程 (2017.03.31)
為提供行動通訊及物聯網(IoT)應用的設計及分析能力和跨晶粒(Cross-die)互動建模,全球電子設計廠商益華電腦(Cadence)宣佈針對台積公司先進晶圓級整合式扇出(InFO)封裝技術推出更優化的全面整合設計流程
創意電子PCIe 3 PHY IP與PLDA EP控制器組合通過合規測試 (2017.03.29)
創意電子(GUC)宣布,其TSMC 28HPC+製程低功率PCIe3 PHY IP搭配PLDA的EP控制器,近日已通過PCI-SIG合規測試。這項里程碑讓設計師得以證明他們能夠將極低功率的PCIe3 PHY IP,整合至以28奈米製程技術為目標的裝置
明導國際軟體已通過台積電12FFC與7nm製程進一步認證 (2017.03.22)
明導國際(Mentor Graphics)宣佈其Calibre平台((Calibre nmDRC、Calibre Multi-Patterning、 Calibre nmLVS、Calibre YieldEnhancer with SmartFill 和Calibre xACT? 工具)以及Analog FastSPICE (AFS)電路驗證平台已通過台積電(TSMC)最新版本的12FFC製程認證
愛德萬測試VOICE 2017開發者大會公布專題演講貴賓 (2017.03.20)
[美國加州聖荷西訊]由半導體測試廠商愛德萬測試(Advantest)主辦的年度開發者大會VOICE將設有三場專題演講,從產業未來趨勢、網路安全,到全球半導體產業剖析,主題各異、精彩可期
SEMI:台灣連續五年成全球最大半導體設備市場 (2017.03.14)
全球半導體市場仍在增溫!國際半導體產業協會(SEMI)公布最新的「全球半導體設備市場統計報告」(WWSEMS),根據報告中指出,2016年半導體製造設備的銷售金額總計為412.4億美元,較2015年增長13%;且台灣更是連續五年成為全球最大半導體設備市場,設備銷售金額達到122.3億美元,較之前年增長了27%
台積電5奈米啟動 目標2020年量產有望獨步全球 (2017.01.20)
環保署宣布通過台積電南科環境差異影響評估案。由於台積電的5奈米製程將由南科廠擔綱重任,此案通過也代表台積電的5奈米製程將大有進展。台積電表示,在製程基地塵埃落定後,最快今年就可動工,目標則是要在2020年量產,屆時將有望甩開三星與英特爾,拚獨步全球
台積電與明導國際合作為新InFO技術變形提供設計與驗證工具 (2017.01.12)
明導國際(Mentor Graphics)宣佈該公司已與台積電(TSMC)就其Xpedition Enterprise平台以及Calibre平台擴展雙方的合作關係,為台積電的InFO(整合扇出型)技術提供適用於多晶片與晶片─DRAM整合應用的設計與驗證工具
積體電路業產值連續四年創新高 (2017.01.06)
積體電路產值可望續創新高 近年來行動裝置推陳出新,帶動高階製程技術之需求大增,致102年起台灣的積體電路業產值連年創下歷史新高,102、103年各呈二位數成長,分別年增16.2%及23.9%
新思IC Complier II 獲台積電認證 支援7奈米先期投片 (2016.10.24)
新思科技(Synopsys)近日宣布,其數位(digital)、簽核(signoff)及客製實作 (custom implementation)等設計工具,已獲得台積電最先進7奈米FinFET 技術節點之認證。目前率先導入7奈米先進製程的廠商已規劃有多種設計,而這些雙方共同的客戶如果採用IC Compiler II來進行設計,他們便可從這項新技術節點中得到相得益彰的效果
台積電與新思合作推出高效能運算平台創新科技 (2016.10.17)
新思科技(Synopsys)宣布與台積電合作推出針對高效能運算(High Performance Compute)平台之創新技術,這些新技術是由新思科技與台積電合作之7奈米製程Galaxy設計平台的工具所提供

  十大熱門新聞
1 台積電5奈米啟動 目標2020年量產有望獨步全球
2 SEMI:台灣連續五年成全球最大半導體設備市場
3 優化TSMC InFO封裝技術 Cadence推出全面整合設計流程
4 積體電路業產值連續四年創新高
5 台積電與明導國際合作為新InFO技術變形提供設計與驗證工具
6 愛德萬測試VOICE 2017開發者大會公布專題演講貴賓
7 明導國際軟體已通過台積電12FFC與7nm製程進一步認證
8 創意電子PCIe 3 PHY IP與PLDA EP控制器組合通過合規測試
9 新思科技成功完成台積電7奈米FinFET製程IP組合投片
10 Mentor擴展台積電InFO與CoWoS設計流程解決方案協助推動IC創新

AD

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2017 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw