账号:
密码:
CTIMES / Eda
科技
典故
Internet的起源

组成Internet的两大组件,一是作为传达内容的本体—超文本,另一个是传输的骨干—网络,网际骨干可追溯到1968年的美俄冷战时期,当时美国国防部的DARPA计划发展出ARPANET,网页结构则是由超文件(Hypertext)演变而来。
Mentor EDA进一步支援三星Foundry 5/4奈米制程技术 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE(AFS)自订和类比/混合讯号(AMS)电路验证平台已通过三星Foundry的最新制程技术认证。客户现在可以在三星的5/4奈米FinFET制程上使用这些产品,为其先进的IC设计tapeouts进行验证和sign-off
EDA云端化一举解决IC设计痛点 (2020.07.03)
今年六月,EDA龙头厂商Cadence和Synopsys更同时宣布与台积电、微软策略合作,采用微软Azure云端平台以加速IC设计流程的合作计画,显见EDA已正式进入云端化时代。
先进制程推升算力需求 云端EDA带来灵活性与弹性 (2020.06.30)
次世代先进制程的晶片开发有很高的算力需求,因此企业开始采取具备弹性拓展与使用灵活性优势的云端解决方案。
Cadence与台积电、微软合作 以云端运算缩减半导体设计时序签核时程 (2020.06.17)
益华电脑(Cadence Design Systems, Inc.)宣布与台积电及微软三方合作之成果。该合作的重点是利用云端基础架构来缩短半导体设计签核时程。透过此合作,客户将可藉由微软 Azure上的Cadence CloudBurst平台,采用台积电技术的Cadence Tempus时序签核解决方案及Quantus提取解决方案,获得加速完成时序签核的途径
内外兼顾的EDA设计新思维 (2020.06.08)
许多的电子运算设备都已经导入了机器学习的能力。随着AI应用规模不断提高,EDA工具也将更为蓬勃发展。
Cadence数位与客制/类比EDA流程 获台积电N6及N5制程认证 (2020.06.08)
全球电子设计厂商益华电脑(Cadence Design Systems, Inc.)宣布,为台积电N6及N5制程技术提供优化结果,增强其数位全流程及客制/类比工具套装。Cadence工具套装运用於台积电最新N6及N5制程技术,已通过台积电设计规则手册(DRM)及SPICE模型认证
新型态竞争风云起 EDA启动AI晶片新战场 (2020.06.05)
AI将引导全世界走向工业革命以来,相关厂商必须快速将运算晶片上市,来处理AI架构的全新挑战,需求驱使EDA工具日新月异。
Cadence强化Cortex-A78及X1 CPU行动装置开发的数位流程及验证套件 (2020.06.02)
电子设计商益华电脑(Cadence Design Systems, Inc.)宣布扩大与Arm的长期合作关系,强化以Arm Cortex- A78和Cortex-X1 CPU为设计基础的行动装置开发。为了推动Cortex-A78和Cortex-X1的采用,Cadence提供了全面的数位化全流程快速采用套件(RAK),帮助客户在功耗、性能和面积(PPA)上进行最隹化,并提高整体设计生产力
Cadence:透过内外兼具的EDA布局 加速设计流程 (2020.05.26)
一般来说,AI对於EDA工具的影响,多半需要考量两个部分。EDA工具通常面临着解决许多难以解决的挑战,这些挑战需要利用更先进的方法来加以管理。例如,在布局和设计路线流程的早期,就先评估大型数位化设计的线路拥挤或可能的错误
Cadence发表iSpatial技术与新数位流程 提升晶片PPA目标 (2020.04.23)
为因应更趋复杂的晶片设计与先进制程需求,电子设计自动化(EDA)方案供应商益华电脑(Cadence Design Systems)宣布,推出全新的数位全流程,结合新推出的iSpatial技术与机器学习(ML)功能,能大幅缩短整体晶片开发的时间,同时更进一步提升晶片本身的PPA(效能、电耗、面积)结果
Cadence优化数位全流程 提供达3倍的生产力并提升结果品质 (2020.03.18)
益华电脑(Cadence Design Systems)宣布,推出全新的数位全流程,该流程经数百个先进制程设计定案所验证,可进一步优化包括汽车、行动、网路、高效能运算及人工智慧(AI)等各种应用领域的功耗、效能及面积(PPA)结果.该流程具有包括统一布局、物理优化引擎以及机器学习(ML)能力等多种业界领先的特色
Digi-Key於2020 Embedded World展协助企业加速创新 (2020.01.14)
全球电子元件经销商Digi-Key Electronics在2020年Embedded World展览中(摊位:4A-633)协助企业加速创新。 Digi-Key表示,很高兴於2020年再次叁与Embedded World展览,此嵌入式系统技术大展将於2月25日至27日在德国纽伦堡举办
EDA跨入云端环境新时代 (2019.09.11)
全球主要EDA供应业者,已经开始将一部分的IC设计工具,透过提供云端设计或验证的功能。并且未来可能针对各种不同领域或产业、制品技术等,都能够透过云端来完成所需要的
人工智慧正在改变EDA的设计流程 (2019.09.10)
EDA让电子设计有了飞跃式的成长;如今,人工智慧正站在EDA成功的基础上,正逐渐重塑了EDA设计的风貌。
机器学习实现AI与EDA的完美匹配 (2019.09.10)
多年来,AI与EDA如何完美匹配,一直被工程人员讨论着。实际上,人工智能已经开始逐渐在EDA领域发挥作用。不久之後,AI将可??在EDA领域找到一席之地。
强调系统导向 Mentor技术论坛推IC设计新思维 (2019.09.03)
Mentor今日在新竹举办2019年年度技术论坛。在AI与5G等大趋势的推动下,今年的论坛定调在系统导向的IC设计,着重由系统端需求所发起的晶片设计发展,尤其是特定应用(domain-specific)优化为目标的晶片设计
AI与云端平台正在改变EDA设计流程 (2019.08.13)
EDA大厂益华电脑(Cadence)今日在新竹举行年度使用者大会CDN LIVE 2019,包含台积电、联电、三星、罗德方格、联发科、联咏、立??、智原、创意电子等一线的半导体业者皆与会,分享最新的半导体设计技术与应用趋势
AI深入EDA设计 Mentor以机器学习强化CMP建模 (2019.08.13)
多年来,分析师和开发人员一直在讨论人工智能(AI)和电子设计自动化(EDA)之间的完美匹配。EDA问题具有高维度、不连续性、非线性和高阶交互等特性。现在设计人员面临的问题,在於可以采用哪些更好的方法来应对这种复杂程度,而不是再应用一种过去的经验,并使用这种经验来预测类似问题的解决方案
新创公司富比库打造EDA云端管理平台 (2019.01.03)
富比库首创人工智慧EDA云端管理平台,扭转传统冗长的电子零组件资料库建置作业,解决工程师痛点。
国微技术成功申报国家重大科技专项 (2018.12.18)
中国国微技术控股有限公司近日以「芯片设计全流程EDA系统开发与应用」为课题成功申报国家重大科技专项,并将获得中央财政经费资助2亿元人民币及深圳市政府配套资金支持约2亿元人民币,合共约4亿元人民币

  十大热门新闻
1 Cadence:透过内外兼具的EDA布局 加速设计流程
2 Digi-Key於2020 Embedded World展协助企业加速创新
3 Cadence优化数位全流程 提供达3倍的生产力并提升结果品质
4 Cadence发表iSpatial技术与新数位流程 提升晶片PPA目标
5 Cadence与台积电、微软合作 以云端运算缩减半导体设计时序签核时程
6 Cadence数位与客制/类比EDA流程 获台积电N6及N5制程认证
7 Cadence强化Cortex-A78及X1 CPU行动装置开发的数位流程及验证套件
8 Mentor EDA进一步支援三星Foundry 5/4奈米制程技术

AD

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw