帳號:
密碼:
CTIMES/SmartAuto / 新聞 /
智原科技採用Cadence OrbitIO與SiP佈局工具節省封裝設計時程
 

【CTIMES/SmartAuto 編輯部 報導】   2016年05月06日 星期五

瀏覽人次:【4789】
  

全球電子設計創新廠商益華電腦(Cadence)宣佈,ASIC設計服務、SoC暨IP研發銷售廠商─智原科技(Faraday Technology)採用Cadence OrbitIO互連設計器及Cadence SiP佈局工具,相較於先前封裝設計流程節省達六成時間。

以互連設計器提供SoC及ASIC進行跨 IC封裝/SiP及系統層級的階層式多基板優化設計能力。
以互連設計器提供SoC及ASIC進行跨 IC封裝/SiP及系統層級的階層式多基板優化設計能力。

OrbitIO及SiP佈局工具支援自動化IC/Package(封裝)/PCB的互連設計和優化,相較於目前利用靜態試算表的方法,能夠進一步改善佈線互連路徑及訊號與電源完整性效能。多基板互連路徑設計在早期設計流程上藉由佈線上的權衡探索和判斷,有效優化設計效能並降低基板複雜度和成本。

藉由執行此優化程序,Cadence能夠利用OrbitIO互連設計器的單一平台多樣設計結構環境,大幅減少或甚至消除耗時的重複執行工作,將一般使用試算表且涉及重複執行的凸塊/焊球規劃研究,從幾天或幾週時間縮減至短短幾小時。

智原科技晶片設計流程暨IP技術處資深處長王志恆表示:「晶粒凸塊的規劃與優化是我們在SoC及ASIC 設計程序中,決定能否達成效能目標的關鍵環節。OrbitIO幫助我們以更具效率的方式達成目標,讓我們節省高達六成的設計時間,同時提供符合顧客期待的成果品質。」

Cadence PCB與IC封裝部門研發副總裁 Saugat Sen表示:「我們以顧客需求為第一優先,因此特別強化OrbitIO Interconnect Designer,採全自動的跨域互連路徑優化方法,藉此提升設計流程效率,並達成縮短設計週期及降低產品開發成本的目標。」

關鍵字: SiP  IC封裝  佈局工具  封裝設計  互連設計器  智原科技  益華電腦(Cadence
相關新聞
Mentor高密度先進封裝方案 通過三星Foundry封裝製程認證
Cadence獲2020年四項台積電開放創新平台合作夥伴大獎
Cadence獲頒2020台灣十大最佳職場認證
Cadence全新Clarity 3D瞬態求解器 加速系統級EMI模擬達10倍
Cadence GDDR6 IP產品獲台積電N6製程認證
comments powered by Disqus
相關討論
  相關新品
OMAP 4處理器
原廠/品牌:TI
供應商:TI
產品類別:CPU/MPU
Lattice MachXO Control Development Kit
原廠/品牌:Lattice
供應商:Lattice
產品類別:FPGA
Lattice ECP3 PCI Express
原廠/品牌:Lattice
供應商:Lattice
產品類別:FPGA
  相關產品
» Maxim Integrated:智能邊緣可有效提高工廠生產力
» ST多彈性可配置雙通道I/O-Link和SIO雙模收發器簡化感測器連線
» 瑞薩新款光隔離型三角積分調變器適用於工業自動化應用
» DELO 推出新款粘合劑適用於功率半導體元件
» 英特爾將神經形態研究系統擴展至1億個神經元
  相關文章
» 無電池資產追蹤模組的先進監控系統
» 相位陣列波束成形IC簡化天線設計
» 非接觸式二維溫度量測系統
» 打造更美好的人工智慧晶片
» 選擇最佳化振動感測器 增進風力發電機狀態監測
  相關資源
» Power Management Solutions for Altera FPGAs

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw