账号:
密码:
CTIMES/SmartAuto / 新闻 /
Cadence:透过内外兼具的EDA布局 加速设计流程
 

【CTIMES/SmartAuto 王岫晨 报导】   2020年05月26日 星期二

浏览人次:【3147】
  

一般来说,AI对於EDA工具的影响,多半需要考量两个部分。EDA工具通常面临着解决许多难以解决的挑战,这些挑战需要利用更先进的方法来加以管理。例如,在布局和设计路线流程的早期,就先评估大型数位化设计的线路拥挤或可能的错误。在这样的情况下,透过AI或ML可以有助於获得更好的数据和最隹化的晶片布局。只不过这些改进对於使用者来说,多半是看不见的,这种工具只能提供更好的结果。而Cadence将这种方式称为「ML inside」,意思是将ML演算法先行整合到EDA工具之中,来加速设计引擎的效能。

AI对EDA工具的另一个影响,则与设计流程有关。通常晶片设计是一种反覆的过程,设计团队的许多部门都在共同努力来获得最隹的结果。为了获得最隹化的布局、最完整的验证、最低的功耗等目标,有很多的试运行将会持续进行,而这样的过程可能会持续好几个月。在这种情况下,AI与ML可用於分析每次迭代产生的大量数据,目的是尽可能从给定的迭代或一组迭代中进行学习。该过程可以让本质变得更聪明,而不是透过更努力地运作来减少设计时间。这是一个全新的过程,因为它看起来可以提高设计流程的效率,Cadence也将此称为「ML outside」,意思是让ML作为设计辅助的子系统,来加快生产流程。

为什麽ML对於EDA工具如此的重要,主要在於到目前为止,EDA工具多半具有大量的输入叁数,但是没有一个叁数可以撷取历史记录或者学习关於设计工具的使用情况。换句话说,该工具无法对先前使用的方式进行记录。而ML outside可以改变所有这些现况,进而从本质上创建一种新型的工具流程。

關鍵字: EDA  益华计算机 
相关新闻
Cadence推出机器学习为基础的Cerebrus工具 提升10倍生产力
Cadence与联电合作开发22ULP/ULL制程认证 加速5G与车用设计
爱德万测试针对高速扫描与软体功能性测试开发创新方法
Cadence推出Allegro X设计平台 整合电路布局与模拟分析
Cadence推出新一代电路模拟器FastSPICE 效能高达3倍
comments powered by Disqus
相关讨论
  相关新品
CWFA205: WiFi+BT
原厂/品牌:鉅景
供应商:鉅景
產品類別:RF
GPS SiP Module
原厂/品牌:鉅景
供应商:鉅景
產品類別:RF
CGPA10x: GPS SiP
原厂/品牌:鉅景
供应商:鉅景
產品類別:RF
  相关产品
» Cadence推出Tensilica浮点运算DSP系列 为运算密集应用提供可扩充效能
» Arm全面运算解决方案 为广泛消费终端带来效能与效率
» Cadence扩大支援高阶AI影像应用 新款DSP IP锁定手机与车用装置
» Cadence新一代矽前硬体除错平台与软体验证系统 提升1.5倍设计效能
» AWS启用Amazon EC2 X2gd执行个体 Arm与EDA大厂开始使用
  相关文章
» ST:支付技术发展迅速 使用者渴??新的支付体验
» 超大规模运算五年内发挥积极影响力
» SLM晶片生命周期管理平台 形塑半导体智慧制造新层次
» 考量缺陷可能性 将车用IC DPPM降至零
» 专注智能车、能源与5G联网 ST助力解决世界重大挑战

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2021 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw