账号:
密码:
CTIMES/SmartAuto / 新闻 /
新思科技成功完成台积电7奈米FinFET制程IP组合投片
 

【CTIMES/SmartAuto 廖家宜 报导】   2017年09月19日 星期二

浏览人次:【5841】
  

新思科技今日宣布针对台积电7奈米制程技术,已成功完成DesignWare 基础及介面PHY IP组合的投片。与16FF+制程相比,台积电7奈米制程能让设计人员降低功耗达60%或提升35%的效能。藉由提供针对台积电最新7奈米制程的IP组合,新思科技协助设计人员达到行动、车用及高效能运算应用在功耗及效能上的要求。

用於台积公司7奈米制程技术的DesignWare 基础及介面IP能加速行动、车用及高效能运算SoC的上市时程。
用於台积公司7奈米制程技术的DesignWare 基础及介面IP能加速行动、车用及高效能运算SoC的上市时程。

DesignWare 基础及介面PHY IP组合的投片,其中包括逻辑库、嵌入式记忆体、嵌入式测试及修复、 USB 3.1/2.0、 USB-C 3.1/DisplayPort 1.4、DDR4/3、 MIPI D-PHY、 PCI Express 4.0/3.1、乙太网路 及SATA 6G。其他DesignWare IP,包括LPDDR4x、HBM2 和MIPI M-PHY,预计於2017年完成投片。

台积电设计基础架构行销事业部资深协理Suk Lee表示,过去十多年来,新思科技一直与台积电保持密切合作,针对台积电不同阶段制程开发出高品质IP。针对台积电7奈米制程,新思科技成功完成DesignWare 基础及介面IP组合的投片,显示其在IP领域的领导地位,新思科技所开发的IP能协助双方客户透过台积电制程技术,达到在功耗、效能和晶片面积等方面的提升。

而新思科技IP暨原型建造行销??总裁John Koeter也指出,身为实体IP厂商,新思科技成功地在FinFET制程完成超过100次投片。新思科技致力於投资开发应用於最先进制程的IP,协助客户实现必要功能并设计出具市场区隔的SoC。针对台积电7奈米制程,新思科技成功完成DesignWare 基础及介面IP组合的投片,让设计人员有信心在整合IP与SoC时能大幅降低风险,并加速专案时程。

關鍵字: FinFET  7奈米  晶圆制造  新思科技  台積電 
相关新闻
Cadence GDDR6 IP产品获台积电N6制程认证
Cadence IC封装叁考流程 获得台积电最新先进封装技术认证
Mentor通过台积电最新3奈米制程技术认证
【影片】新闻十日谈#3丨台积电的4奈米和3D IC
Ansys多物理场解决方案通过台积电3D-IC封装技术认证
comments powered by Disqus
相关讨论
  相关新品
Platform Manager Devices
原厂/品牌:Lattice
供应商:Lattice
產品類別:Power
Power Manager II Hercules Development Kit
原厂/品牌:Lattice
供应商:Lattice
產品類別:Power
Processor PM Development Kit
原厂/品牌:Lattice
供应商:Lattice
產品類別:Power
  相关产品
» ST灵活可配置双通道I/O-Link和SIO双模收发器简化感测器连线
» 瑞萨新款光隔离型三角积分调变器适用於工业自动化应用
» 盛美半导体推出先进储存器应用之18腔单晶圆清洗设备
» DELO 推出新款旒合剂适用於功率半导体元件
» ST独占飞时测距感测器领域??头
  相关文章
» 走出商用现货元件强化筛选的误区
» 晶片上拉曼光谱仪问世 开创多元的材料分析应用
» ST解决方案陆续问世 深化工业控制产品布局
» 视觉系统在汽车行业的进一步应用
» 预见AR技术里程碑 低功耗设计与演算法见真章
  相关资源
» Power Management Solutions for Altera FPGAs

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2020 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw