账号:
密码:
CTIMES / 文章 /   
大批量制造的装置叠对方法
 

【作者: Jeremy Nabeth等】2016年07月06日 星期三

浏览人次:【24419】
  


制程余裕较小的先进技术节点需要改进微影叠对的管制。基于光学量测目标的研发检测(DI)时的叠对管制在半导体制造中已经颇具规模。在目标设计和量测技术方面的进展,使叠对的精确度和准确度都得到了大幅提升。表示晶片内装置上蚀刻叠对的一种方法就是在最终检测(FI)时,使用扫描电子显微镜(SEM)进行测量。这种方法的劣势在于无法返工和叠对的层覆盖有限,这是由于缺乏透明及经营成本(CoO)较高。


本报告研究了一种混合方法,将不频繁测量的 DI/FI 偏差进行表征,且把其结果用于补偿频繁测量的 DI 叠对结果。这个偏差表征并不是频繁进行,可基于时间,或者由转变点触发。在按元件和按层的基础上,将DI 的光学目标叠对与 FI 的 SEM 的元件上的叠对进行比较,对两者的偏差表征结果进行验证并跟踪,用于补偿 DI APC 控制器。本文介绍 DI/FI 偏差表征结果和变化来源,并介绍对DI调整馈送 APC 系统的影响。本文回顾该方法在大批量制造(HVM)晶圆厂的实施详情,并在文章最后将讨论该研究的未来方向。


简介

在先进的半导体生产中,叠对已经成为最关键的参数之一。大批量制造(HVM)制程管制主要基于对特别设计目标的光学量测,这些目标通常位于划线区或晶片间切割道内。量测通常会在开发检测(DI)中执行,也就是在微影工序之后。该检测方案的优势包括高产能量测、对光学量测的层透明,以及返工能力。图 1a 和 1b 展示了叠对量测方式的典型例子。散射量测叠对(SCOL)和带有先进成像量测(AIM)标记的成像叠对。由于偏移检测和先进制程管制(APC)的需求,DI的量测会以较高频率完成,通常会检测所有关键层的每一个批次。


在蚀刻后,叠对量测以低得多的频率在最终检测(FI)时执行。 FI 叠对尽管没有DI 那么常见,但是通常会使用扫描电子显微镜(SEM)的技术在元件结构上完成,而不是在如图1c 和1d中显示的特别设计的量测目标上完成。使用SEM进行FI 叠对的劣势,包括低产能和因此导致的高成本、以及某些层缺少透明度,因而在某些情况下需要开盖去层工序,并无法对不合规格的材料进行返工。



图1 : 叠对量测范例:(a)散射测量叠对(SCOL)图解、(b)先进成像量测 (AIM)标记,(c)以及(d)SEM 装置上示例。
图1 : 叠对量测范例:(a)散射测量叠对(SCOL)图解、(b)先进成像量测 (AIM)标记,(c)以及(d)SEM 装置上示例。

进入到 1x DRAM 制程要求在 HVM 中有 2 nm 的叠对规格。就像通常前进到新的设计节点一样,必须解决新的变量所带来的问题。对于已经透过手动方式或偶尔需要解决的问题,可能需要更为频繁的更新、更多的自动化,以及更好的分析工具。量测标记上的 DI 叠对和元件结构上的 FI 叠对之间的 Δ 在很多节点上需要被关注。新的问题是, DI-FI 偏差的相对大小,通常在光罩(或视场)级别以及晶圆级别上都要远远大于 2 nm的 OL 规格。



图2 : 晶圆图显示:(a)有制程校正的 DI 叠对,(b)无制程校正的 DI 叠对,(c) FI 叠对,以及(d)DI-FI 偏差。
图2 : 晶圆图显示:(a)有制程校正的 DI 叠对,(b)无制程校正的 DI 叠对,(c) FI 叠对,以及(d)DI-FI 偏差。

图 2 显示了 DRAM“A 层” 的DI-FI 偏差的范例。图 2a 显示了有制程校正的 DI 叠对,2b 显示了无制程校正的 DI 叠对。两种 DI 结果都是基于划线量测目标的光学量测。图 2c 显示出 SEM 测量的装置结构上的 FI 叠对,而最终图 2d 则显示了 DI-FI 偏差,即 DI 叠对(无制程校正)与 FI 叠对之间的差异。


尽管使用 SEM 叠对量测存在?显著的错误和偏差机会,但是为了本项工作的目的,我们假定 SEM 所测量的 FI 叠对即是为最优化装置性能目的而应当尽量减少的叠对误差。透过调整 DI 的非零偏移以将装置上的FI叠对降至最低的方案,称为非零偏移(NZO)。对用于1x nm DRAM 节点所必需改善的制程管制,目标是(1)表征 NZO、(2)尽量降低 NZO、(3)尽量降低 NZO 可变性,以及(4)标识 NZO 偏差。为了达到这样,需要最佳的目标设计 [1]、优化的量测配方 [2]、跟踪偏移的能力,以及自动表征和更新 NZO 的系统。本工作的重点是 NZO 的自动化和表征,以改善制程管制。



图3 : 使用 KT Analyzer 进行的自动化制程校正更新方案。
图3 : 使用 KT Analyzer 进行的自动化制程校正更新方案。

图 3 显示了 一个NZO 管制方案的示意图。在微影叠对后基于光学的高频率 DI 管制回路之后,以蚀刻后的低频率 FI 更新作为辅助。 FI 更新的触发点可包括制程改变点(例如制程工具预防性维护或 PMs),使用时间,或者基于偏移。一旦触发,通过FI 和 DI的数据值的差值,以得到偏差,随后进行建模和存储。 NZO 偏差被用来纠正 DI 制程回路。这样,高频率 DI 管制回路可有效地针对非零叠对,以使FI 叠对达到最小。当我们采用更先进的制程节点时,NZO 制程就需要更好的自动化、更好的分析,以及更好的制程管制。


在本研究中,我们观察了两个 DRAM 层的 NZO。在一个案例中,我们使用记录程序 (POR) 取样,调查批次至批次之间的变化和叠对预算细分。在第二个试验中,我们观察了单个晶圆上的完整图取样。


批次至批次之间的预算细分

上述 NZO 管制方案要求每次更新之间的 DI-FI 偏差相对稳定。在我们的第一个研究中,观察了批次至批次之间的DI-FI 偏差之变化。在本例中,研究了A 层 3 个批次的单夹盘资料,每个批次一片晶圆,以及在数周时间内采集的 B 层 14 个批次的双夹盘资料。变量来源分析涉及使用 W3​​F3 模型进行的晶圆建模,即跨视场和跨晶圆的三阶模型,这是典型的先进管制方案。图 4 显示了 A 层和 B 层的变量来源分析。在这些例子中仅显示了X 叠对,因为它是用于管制的最关键的轴向。对于 A 层,我们看到在实验过程中,大多数的变化在整个批次中都很普遍。一小部分为批次至批次之间的变化。最终,一小部分变化未能被 W3F3 模型所捕获。 B 层的情况也类似,但是批次至批次之间的变化和未建模的部分在该案例中占有更高百分比。



图4 : (a) A 层和 (b) B 层 X 叠层对准变量分析的 DI-FI 偏差来源。
图4 : (a) A 层和 (b) B 层 X 叠层对准变量分析的 DI-FI 偏差来源。

图 5 显示了对 B 层的补充分析,其中 8 片晶圆来自夹盘 1,6 片晶圆来自夹盘 2。在本例中,在变量分析中增加了夹盘至夹盘的变化。不出意料,我们看到夹盘至夹盘之间的变化相当小,因为预计的 DI-FI 偏差主要是来自非微影来源,如蚀刻或沉积。



图5 : 包括卡盘至卡盘在内,用于 B 层的 X 叠层对准的 DI-FI 变量分析的偏差来源。
图5 : 包括卡盘至卡盘在内,用于 B 层的 X 叠层对准的 DI-FI 变量分析的偏差来源。

全图分析

在第二项研究中,分析了来自单个晶圆的全图叠对资料。图 6 显示了全图 DI-FI 偏差未建模指纹。如图所示,偏差通常是跨晶圆效应而不是跨视场效应,这并不奇怪,因为预期的偏差通常是来自于微影之外的工序。在这种情况下,看到的变化是接近晶圆级别的特征。



图6 : 适用于 A 层的全图 DI-FI 偏差,显示原(未建模)特征。
图6 : 适用于 A 层的全图 DI-FI 偏差,显示原(未建模)特征。

进一步分析 A 层全晶圆 DI-FI 资料,依次使用更高阶模型建模来进行变量来源分析。如图 7 所示,可以看到,大多数变化都可以透过线性模型 W1F1 进行表征。仅次于它的一类变化可透过三阶模型 W3F3进行表征。最终,我们应用了 CPE6 和 CPE 19 模型,即每个视场分别有 6 个和 19 个项目。可以看到,超出高阶 W3F3 POR 模型的很大一部分变化都可以用 CPE 捕获。



图7 : 包括 CPE 在内的 A 层全图 DI-FI 变量分析偏差来源。
图7 : 包括 CPE 在内的 A 层全图 DI-FI 变量分析偏差来源。

结论

DI-FI 偏差在许多节点上已经成为制程管制的一部分。新的问题是相较于叠对规格的 NZO 的相对大小,以及找到更完整解决方案的需求,以便对 NZO 的变化进行表征和最小化。在本研究中,我们研究了根据低频率 FI 更新在 DI 管制回路中自动更新NZO。我们展示了在数周时间内,大部分DI-FI 偏差在批次与批次之间的变化是普遍的,但是在某些层批次至批次之间的变化也可以非常显著,因此需要仔细考虑。我们目前进一步工作,是尽量减少 NZO,尽量减少 NZO 变化、跟踪 NZO 偏移,并提供最佳 NZO 制程管制。


(本文作者Honggoo Lee、Sangjun Han、Youngsik Kim于SK Hynix;Myoungsoo Kim于Dept. of Semiconductor System Engineering, Korea University;Hoyoung Heo、Sanghuck Jeon、DongSub Choi 于KLA-Tencor Korea;Jeremy Nabeth、Irina Brinster、Bill Pierson 、John C. Robinson于KLA-Tencor 公司)


参考文献

[1] Wei Jhe Tzai、Simon CC Hsu、Howard Chen、Charlie Chen、Yuan Chi Pai、Chun-Chi Yu、Chia Ching Lin、Tal Itzkovich、Lipkong Yap、Eran Amit、David Tien、Eros Huang、Kelly TL Kuo、Nuriel Amir,《透过使用装置相关的量测目标为参考,改善叠层对准精准度的方法》(“Techniques for improving overlay accuracy by using device correlated metrology targets as reference”),J. Micro/Nanolith。 MEMS MOEMS 13(4)、041412(2014 年 10 月至 12 月)。


[2] Honggoo Lee、Byongseog Lee、Sangjun Han、Myoungsoo Kim、Wontaik Kwon、Sungki Park、DongSub Choi、Dohwa Lee、Sanghuck Jeon、Kangsan Lee、Roie Volkovich、Tal Itzkovich、Eitan Herzel、Mark Wagner、Mohamed ElKodadi,《对先进记忆体装置进行的叠层对准精准度调查》(“Overlay Accuracy Investigation for advanced memory device”) Proc. of SPIE Vol. 9424,2015 年


相关文章
善用CAD平台强大功能 3D列印建模非难事
透过建模与模拟优化电池性能设计
下一代能源波浪能发电厂科技的建模与模拟
我们能否为异质整合而感谢亚里士多德?
透过离散事件模拟优化汽车生产流程
comments powered by Disqus
相关讨论
  相关新品
Platform Manager Devices
原厂/品牌:Lattice
供应商:Lattice
產品類別:Power
Power Manager II Hercules Development Kit
原厂/品牌:Lattice
供应商:Lattice
產品類別:Power
Processor PM Development Kit
原厂/品牌:Lattice
供应商:Lattice
產品類別:Power
  相关新闻
» 笙泉MG82G5E32/MG82F6D17满足您的设计需求
» 长庚大学可靠度中心与英飞凌签订合作协议
» 安森美半导体将於欧洲PCIM 2019推出新款IGBT产品
» Kyocera和Vicor合作开发先进合封Power-on-Package电源解决方案
» ANSYS完成最新台积电5奈米FinFET制程技术认证
  相关产品
» 笙泉科技推出新一代MG82F6D17 MCU
» 意法半导体生态系统扩充功能支援微控制器以USB-C作为标准介面
» 安森美半导体与NVIDIA合作开展基於云端的自动驾驶汽车仿真
» 高通推出全新单晶片DDFA放大器解决方案
» Microchip推出MPLAB Harmony 3.0为PIC和SAM微控制器提供统一的软体开发平台
  相关资源
» Power Management Solutions for Altera FPGAs

AD


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2019 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw